イーサネットの物理層（3）物理層基礎技術 クロック同期方式 共通クロック（Common Clock）同期 / 送信元クロック（Source Clock）同期

共通クロック（Common Clock）同期

プリント基板内での半導体デバイス間同期や、比較的低速な PCI などのパラレルバスで使用されている方式だ。歴史も古く事例も多い。名前のように送信側と受信側が、共通クロックに同期してデータ送受信を行う方式だ（図1）。この方式の最大の欠点は、送信側から受信側へのデータの遅延時間が、伝送速度を制限していることだ。また、共通クロックの配置場所にもよるが、クロックの到達時間がズレることで更に伝送速度が制限される。図1 の例では、共通クロック源が受信側に近いため、共通クロックは受信側に早く、送信側に遅く到達する。

図2 の例では、共通クロックの立ち上がりで送信側はデータを駆動する。受信側は次のクロックサイクルでデータを取り込む。送信側クロックと受信側クロックはほぼ同期がとれているが、この例では受信側のクロックが少し早い。

図2 のように、送信側は送信側クロックの立ち上がりでデータを出力するが、データが安定して出力するまで「出力遅延」分の遅れが発生する。出力データは伝送路上を伝搬し受信側に到達するが受信側の場所により「伝搬遅延」時間の差が発生する。受信側は到達したデータを受信クロックの立ち上がりで取り込む。送信側から受信側へのデータ転送は、ちょうど1サイクル遅れて取り込まれることになる。

「出力遅延」時間と「伝搬遅延」時間の合計が、クロックサイクルより長くなると、データを正しく取り込むことができない。つまり、性能を決めるクロックサイクルが、遅延時間で抑えられ高速化が難しい方法だ。実際の動作では更に制約がある。送信側と受信側では、共通クロックの到達時間が異なる。図2 の例では、受信側に早くクロックが到着するため、クロックの到着時間のズレ（クロックスキュー）分サイクル時間は長くなる。受信側で正しくデータを取り込むためには、取り込む前にデータが安定している「セットアップ時間」を確保する必要があり、さらに条件は悪くなる。

PCI バスが性能限界に達し、PCI-X やPCI Express に世代交代した原因の一つだ。共通クロック同期はパラレル通信のかつての主役だが、長距離伝送を行い遅延時間が大きいシリアル通信で使われることはまずない。

送信元クロック（Source Clock）同期

共通クロック同期 は、伝送速度が遅延時間に抑えられ高速化できない。この解決策として登場したのが「送信元クロック同期」だ。「送信元クロック同期」は、データとこれを取り込むクロックを同じデバイスが駆動する方式だ（図3）。データとクロックがほぼ同じ経路を通り受信側に伝わることで、データとクロックの伝搬遅延が相殺される。このため、遅延時間を考慮する必要がなく高速化が可能だ。「送信元クロック同期」は、 PCI-X2.0 や DDR SDRAM 等で使用されている。

送信元クロック同期では、セットアップ時間を確保し受信側で確実にデータを取り込むため、クロックを遅延させる。クロック遅延は「少し」遅らせる方式と 1/2 サイクル遅らせる方式がある。図4 は1/2 サイクル遅延させた例だ。1/2 サイクル遅延させる方式の利点は、データ取り込みタイミングのセットアップ時間とホールド時間がバランスよく確保できることだ。

しかし、「送信元クロック同期」にも限界がある。データとこれを取り込むクロックとのスキュー（遅延時間のズレ）が問題になる。スキューの大きな要因は、プリント基板や半導体の遅延誤差だが、データもクロックもプラスとマイナスのスキュー幅がある。最悪の組み合わせでは、セットアップ時間かホールド時間がスキュー時間の2倍分短くなる。つまり、送信元クロックの性能限界は、セットアップ時間またはホールド時間にスキュー時間の2倍を加えた時間より転送間隔を短くできない（図5）。しかし、スキュー時間は遅延時間の1/10 程度のため、送信元クロック同期は共通クロック同期に比べ高速化が可能だ。