岩崎 有平 デカップリングコンデンサ
最近の半導体は高速化している。同時スイッチング等で、充放電電流が増加し、消費電流の変動が大きくなっている。この電流変動は EMI の要因になる。周波数特性に応じたデカップリングコンデンサの配置が重要（必須）だ。デカップリングコンデンサの配置は、パターン・リアクタンスの影響を少なくするため、電源/GND パターンを太くし最短距離に配置することが必要だ。電源配線は、デカップリングコンデンサを介して電源を供給する配置になる。デカップリングコンデンサで電流変動を吸収するイメージだ。
リアクタンスの影響を最小化するため、半導体電源端子とデカップリングコンデンサ間の配線を太く短くする（図1 デカップリングコンデンサ配置）。
デカップリングコンデンサは一般的には積層セラミックコンデンサだ。アルミ電解コンデンサは周波数特性が悪く、温度による容量変化（ドライアップ）がある。アレニウス2乗法則で劣化する。タンタルコンデンサはショートモード故障確率が高く危険だ。
積層セラミックコンデンサは、容量が大きいほどインピーダンスが低く挿入損失が大きくなる（図2 デカップリングコンデンサ特性）。
ビア（スルーホール）パターン
「図3 デカップリングコンデンサのビア」は、デカップリングコンデンサなどの面実装部品を電源や GND プレーンにビアを介して接続する例だ。パッドとビア間の配線をより太く短くするほどインダクタンスを削減できる。最良の方法は右端の様に、プレーンとビア間の距離を無くしパッドを大きくすることだ。しかし、この方法は電源や GND プレーンに熱が逃げ、はんだ不良を起こすことがある（半田付け温度プロファイルに注意）。パッドの形状は、共振を避けるために正方形や縦横比 1:2 等の比率を避ける方が望ましい。
縦横比は黄金比（ 1+ $\frac{1+√5}{2}$ =1.6180339887… ）が望ましいという説もある。
配線パターン
直角や鋭角パターンは反射を引き起こすため、少なくとも 45° で曲げる。高周波や大電流が流れるなど反射の影響が大きい場合は、曲線パターンにする（図4 配線パターン）。
信号線には電流のリターン線（帰線）がある。信号線とリターン線はコモンモードノイズ発生源になり、電流ループを作りループアンテナを構成する。ループアンテナの影響を最小限に抑えるためには、ループ面積を最小に抑える必要がある。また、リターン線の経路によっては、反射や予期しないダイポールアンテナを構成する可能性もある。実際の配線では、信号線が迂回することでループアンテナを構成することが多い（帰線はほぼ直線で帰線になる）。
一般的に電源層と GND 層は内層に作るが、電源層や GND 層が分離（分断）されると予期しない電流経路を作ったり、分離された電源層や GND 層が浮遊容量で結合し、ノイズ発生源を作ったりする（図5 多層配線パターン）。
層間をつなぐビア（スルーホール）は、電源層や GND 層とショートしないための「クリアランス」を設ける。連続したビアは電源層や GND 層の切欠きや、極端に細いパターンを作る。リターン線はこの切欠きの迂回で、電流ループを作る可能性がある。ビアの間隔を取り、リターンパスの経路を確保する必要がある（図6 ビアの配置）。
スタブ状のパターンは、ダイポールアンテナなどを構成しノイズ源になる。特に未実装部品がある場合は注意が必要だ（図7 スタブパターン）。
信号線からの放射を抑えるため、表面と裏面の空きエリアに GND パターンを作る。これをガードバンドとも呼ぶ。ガードバンドは、内層 GND 層とのインピーダンスを下げるため、多めのビアで接続する。特にガードバンドの両端をビアで内層 GND と接続することで、アンテナになることを防止する必要がある。
大きなノイズ源になる高速信号や大きな電流を流す信号線は内層に配置し、電源や GND 層で挟む手も有効だ。また、電源層と GND 層の大きさが一致すると共振する可能性がある。大きさ（縦横長さ）を変えることもある。電源層を GND 層より一回り小さくする 20H ルール（電源面の端を GND 面との間隔の 20 倍の長さ分短くする）があるが、有効性は証明されていないようだ。
信号層（主に表面と裏面）の外周にガードリングを配置することで信号線のノイズ放射を防ぐことができる。ガードリングは、適切な間隔で GND 層とビア接続する。ビアの間隔が 1/2 波長に一致すると共振を起こす可能性もある。ビアの間隔は最大周波数の波長の 1/10 以下を推奨する場合が多い（ 1GHz では約 3cm）（図8 基板端ガードリング）。
ガードリングを設けない場合は配線禁止帯を設け、筐体等の外部への容量性結合を防止することもある。
ダンピング抵抗
CMOS 系のデジタル回路伝送路では、一般的にインピーダンス整合は取れていない。送信側と受信側で反射を繰り返すとリンギングが発生し、ノイズ発生源となる。防止策としては、一方のインピーダンス整合を取ることで、多重反射を防止する。「図9 ダンピング抵抗」の例では、ダンピング抵抗をドライバ IC の近くに配置し、ドライバからの反射を抑える。ダンピング抵抗が大きすぎると、信号立ち上がりが遅くなり、タイミングマージンが取れないことが多い。ドライバの反射を幾らか許容し、20 Ω～ 40Ω を選択することが多い。配線インピーダンスは一般的に 70 ～150Ω 程度になる。
𝑍0 + R = Z ：ドライバ側がインピーダンス整合状態。リンギング抑制
𝒁𝟎 + R < Z ：ドライバ側がインピーダンス不整合状態。リンギング発生
𝑍0 + R > Z ：リンギングは抑制されるが、信号遅延が発生
一般的にダンピング抵抗値は、22 Ω や 33 Ω をよく使用する。受信端と送信端での多重反射でオーバーシュート／アンダーシュートが発生する。その後の反射はダンピング抵抗や伝送路の抵抗成分で減衰し、相対的に小さくなる。オーバーシュートは半導体の絶対定格を超えるほどにはならないが、ノイズ源になるため、ここでは振幅の 20% 程度と仮定する。アンダーシュートは大きくなると波形割れを起こし論理判定に問題が起きる。ここでは、振幅の 25% を限界と仮定する。アンダーシュートが 25% の時のダンピング抵抗の抵抗値は、線路の特性インピーダンスの約 1/3 になる（図10 ダンピング抵抗値）。
スター接続では等長配線を行い、分岐点近くにダンピング抵抗を配置する。レシーバからの反射波が分岐点に戻る地点で反射を抑える。ダンピング抵抗が直列接続されるため、ダンピング抵抗値を抑える必要がある（図11 スター接続ダンピング抵抗）。
終端抵抗
デイジーチェーン接続では、経路途中のレシーバ IC が反射の影響を受ける。終端となるレシーバ IC の近くに終端抵抗を配置する（図12 終端抵抗）。
クロストーク抑制
クロストークは EMI には直接影響しないが、想定外の問題を引き起こす。間欠現象となるため現象の再現が難しい。消費電流の大きい信号の近くに低速デジタル信号などを配置すると、弱い信号線に強い信号線成分が重なり動作不良を起こす。発生例としては、I2C バスや、データバスに隣接した Read/Write 信号が誤動作する例がある。次のような対応策がある。
信号間の距離を取る／ガードリングの設置
クロストークの影響は、信号間の距離と隣接した長さに相関がある。I2C バスの場合は、Data/Clock が隣接状態で長距離を並行線配置することで起きる。対応策は、線間距離を取ること（図13 クロストーク対策）。
データバスでは、Read/Write 信号が多数のデータバスの中に埋もれるような配置を行うと、Read/Write 信号が分割されるなどの現象が起きる。対応策は、Read/Write 信号とデータバス間の距離を取ること。または、バス線の数本に1本程度のガードリングを設け、影響を分断する。ガードリングは、両端と適度な間隔で内層 GND とビア（スルーホール）接続する（図13 クロストーク対策） 。
層間でもクロストークは発生する。クロストークを防止するためには、平行線ではなく直行するように配置する（図14 クロストーク対策・平行と直交）。
