イーサネットの物理層(1)概要・物理層のトレンド・物理層基礎技術

イーサネットを底辺で支えているのが物理層だ。物理層の基本機能は、0と1で表現されるデジタルデータを電気信号や光パルスに変換し媒体を介して通信することだ。OSI 階層では最下層に相当する。第2層以上の論理層と最下層の物理層を切り離すことで、データ形式や経路制御を一切変えず、伝送速度を変えたり伝送媒体や伝送距離を変えることができる。

今回はこの物理層(図1)の仕組みを解説したい。イーサネット物理層は、伝送速度/伝送距離/伝送媒体により様々な規格が存在するが、車載や IoT で直近での使用が想定される 10Mビット/秒~1Gビット/秒の規格を対象に話を進めたい。物理層規格の主な対象は「信号」「ケーブル」「コネクタ」だ。同時に、論理層と物理層をつなぐ xMII インタフェースについても触れたい。xMII は、論理層の第2層(MAC層)と物理層の第1層(PHY)を接続するインタフェースだ。このインタフェースは、伝送速度や信号線数により様々な種類が存在する。一般的にこれらのインタフェースの総称として xMII を使用する。xMII として、オリジナルの MII に加え RMII/GMII/RGMII/SGMII の5種類の xMII の動作や仕様を解説する予定だ。

MIIMedia Independent Interface
RMIIReduced Media-Independent Interface
GMIIGigabit Media-Independent Interface
RGMIIReduced Gigabit Media-Independent Interface
SGMIISerial Gigabit Media-Independent Interface
図1 OSI 階層構造・物理層の範囲
図1 OSI 階層構造・物理層の範囲

物理層のトレンド

物理層説明の前に電気通信のトレンドを見てみよう。電気通信の適用範囲は広く、電話網やインターネット網はもちろんだが、コンピュータと周辺装置との接続やコンピュータ内部でも様々な方式の電気通信技術が使われている。電気通信技術は適用箇所の特性により多種多様だ。これらの通信方式は、パラレル(並列)通信とシリアル(直列)通信に大きく分けることができる。パラレル通信は、複数データを同時(並列)に送受信し、データの書き込みや読出しタイミングを決めるライト信号とリード信号でデータと同期をとる仕組みだ。

コンピュータバスの原型ともいえる DEC 社の Uni-bus/Q-bus や PCI バスなどのコンピュータ内部バスもパラレル通信が常識だった。コンピュータ周辺装置を接続するインタフェースもパラレルインタフェースが一般的だった。プリンタを接続するセントロニクス、ディスクや磁気テープを接続する SCSI や計測器を接続する GPIB 等もほぼ全てがパラレルインタフェースだった。数少ない例外が、キャラクタ端末(文字しか表示できない端末)とコンピュータをつなぐ RS232C シリアルインタフェースだった。

1996年に登場した USB 1.0 や2002年に登場した PCI Express で状況は大きく変わった。マイクロプロセッサとメモリー間は依然としてパラレルインタフェースが主流だが、コンピュータ内部バスや周辺装置とのインタフェースは、パラレルからシリアルへと変化した。

図2 は、横軸が伝送帯域、縦軸がパラレル通信のビット幅もしくはシリアル通信の Lane 数で、コンピュータ内部バス、周辺装置とのインタフェースや通信ネットワークなどをマッピングしたものだ。高速化に伴い、パラレル通信からシリアル通信へと変化し、シリアル通信も1 Lane の高速化と並行し多 Lane 化が進んでいることが分かる。

図2 パラレル通信ととシリアル通信のトレンド
図2 パラレル通信ととシリアル通信のトレンド

物理層基礎技術

コンピュータ内部バス、周辺装置とのインタフェースや通信ネットワークの大きな流れは「高速化」だ。高速化を実現するため「パラレルからシリアル」へと変化し、更にシリアル通信の多 Lane 化が進んでいる。別な見方をすると、パラレルからシリアルへの変化は、ケーブル等の伝送路とコネクタの省スペース化と低コスト化でもある。数十本のパラレル通信の信号線は1対か2対の信号線に変わり、コネクタも大型の多ピンコネクタから RJ45 や USB A/C などの小型コネクタへと変化した。

通信の高速化を実現する基礎技術が「クロック同期」技術だ。データとクロックの関係が常に安定していれば何も問題はないが、伝送路上でのデータやクロックの遅れ(遅延)の差や半導体や伝送路での僅かな時間のずれ(スキュー)が積み重なると、高速化の妨げになる。クロック同期方式は、共通クロック同期→送信元クロック同期→埋込クロック同期と順次改良され、遅延やスキューを抑え高速化の要求に応えてきた(図3)。現在の高速通信では埋込クロック同期が主流だ。この方式は、原理上データとクロックの遅延差やスキューがない方式だ。シリアル通信の非同期方式は、RS232C や UART の通信方式だが、送信側と受信側でクロック周波数や位相の同期を取らない方式だ。非同期方式は、低速かつ近距離通信では今でも広く使われている。

もう一つの基礎技術が、送信側と受信側の電気的結合技術だ。一般的なデジタル回路やパラレル通信では、半導体同士を直接接続し基準電位(GNG)を共有する「DC 結合」だ。シリアル通信では DC 結合も使用するが、長距離通信では送信側と受信側の基準電位(GND)の共通化が難しいこともあり直流成分をカットする AC 結合を使用するケースが多い。AC 結合は直流成分をカットするため、伝送路に異常に高い電圧が印加されても装置を破壊する可能性が低い。安全性の面でも優れた方式だが、実現には幾つかの課題がある。これらの基礎技術を順次解説したい。

図3 通信基礎技術の分類
図3 通信基礎技術の分類

イーサネットの物理層

この記事を書いた人

岩崎 有平

早稲田大学 理工学部 電子通信学科にて通信工学を専攻。
安立電気(現 アンリツ)に入社後、コンピュータ周辺機器の開発を経てネットワーク機器の開発やプロモーションに従事する。
おもにEthernetを利用したリアルタイム監視映像配信サービスの実現や、重要データの優先配信、映像ストリームの安定配信に向けた機器の開発行い、Video On Demandや金融機関のネットワークシステム安定化に注力した。
現在は、Ethernetにおけるリアルタイム機能の強化・開発と普及に向けて、Ethernet TSNの普及活動を行っている。